# This Page Is Inserted by IFW Operations and is not a part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.







# PATENT ABSTRACTS OF JAPAN

(11) Publication number: 03126253 A

(43) Date of publication of application: 29 . 05 . 91

(51) Int. CI	H01L 27/06		
(21) Application number: 01264414 (22) Date of filing: 11 . 10 . 89		(71) Applicant:	HITACHI LTD HITACHI MICRO COMPUT ENG LTD
. ,		(72) Inventor:	NISHIMURA KENJI AKAMATSU YOSHINORI OGURA SADAO


## (54) SEMICONDUCTOR DEVICE

# (57) Abstract:

PURPOSE: To suppress the operation of a parasitic N-P-N transistor by setting the concentration of the drain of an NMOS at a value higher than the concentration of the source.

CONSTITUTION: A P well 13 is formed on a P-type semiconductor substrate 10 at a part where a high breakdown-strength NMOS is formed. Meanwhile, an N<sup>+</sup> type embedded layer 12 and an N-type epitaxial layer 11 which is grown on the N+ embedded layer 12 are formed on the surface of the P-type semiconductor substrate 1 other than the P well 13. High-concentration N-type drain and source diffused layers 14 and 15 constituting an NMOS are formed on the P well 13 in the aligned pattern. A high-concentration N-type diffused layer 24 is overlapped and formed on the N-type drain diffused layer 14 among the drain and source layers. NMOS gates 16 comprising, e.g. polysilicon are arranged on a gate insulating film 19 between the drain and source diffused layers 14 and 15. All the NMOS gates 16 are formed in a linear state.

COPYRIGHT: (C)1991,JPO&Japio



MOOS THE STATE OF STALL ROOM

# ⑩ 日本国特許庁(JP)

00 特許出顧公開

# ⑫ 公 開 特 許 公 報 (A)

平3-126253

@Int. C1. 3 H 01 L 27/06 識別記号 庁内整理番号 每公開 平成3年(1991)5月29日

7735-5F H 01 L 27/06 321 A

審査請求 未請求 請求項の数 5 (全1頁)

**9**発明の名称 半導体装置

> 创特 願 平1-264414

22日 顧 平1(1989)10月11日

70発明 者 西 村 東京都小平市上水本町5丁目22番1号 日立マイクロコン

ビユータエンジニアリング株式会社内

東京都小平市上水本町5丁目22番1号 日立マイクロコン **伊** 明 松 曲

ビユータエンジニアリング株式会社内

明 伊雅 餰 生 群馬県高崎市西横手町111番地 株式会社日立製作所高崎

勿出 顧 人 株式会社日立製作所

東京都千代田区神田駿河台4丁目6番地 の出題 人 日立マイクロコンピュ 東京都小平市上水本町5丁目22番1号

ータエンジニアリング

株式会社

四代 理 人 弁理士 大日方 富雄

1. 発明の名称

华莲化弦音

2. 特許請求の範囲

1. NMOS構造を含む半導体装置において、N MOSのドレイン領域をソース領域より高級度と したことを特徴とする半導体整督。

2. CMOS構造を含む半導体装置において、N MOSゲートをリニヤ状に形成すると共に、関ー Pウェル領域上において韓接するNMOSゲート との間にPウェル領域の電位固定用のコンタクト を設けたことを特徴とする半導体装置。

3. CMOS構造を合む半導体装置において、N MOSを囲むPウェル領域とP型半導体基板とを 直接接触させたことを特徴とする半導体整置。

4. 前記請求項1~3の少なくとも2つ以上を確 えていることを特徴とする半導体装置。

5. NMOSを囲むPウェル領域と、このPウェ ル領域を他の回路着子に対して分離するための分 雌拡散層とを離削したことを特徴とする特許線求 の範囲第4項記載の半導体装置。

3. 発明の詳細な説明

[ 童業上の利用分野]

本見明は、半導体装置に適用して有効な技術に 関するもので、特に、CCDドライバーを構成す るBi-CMOS構造の半導体装置に利用して有 処な技術に関するものである。

[従来の技術]

BiーCMOS構造の半導体装置を出力回路と して用いたものとしてCCD (Charge Coupled Device) ドライパーが知られており、このCC Dドライパーにおいては、斉尉圧MOSと任罰圧 MOSとが借えられている。

この半導体装置における出力回路の高弱圧NM OS師の一例の要部を示したのが、第5回、第6 図である。

第5回において、符号 1 は 2 型半準体基板を、 2はこのP型半導体番板1表面に形成されるN・ 塩込層を、 3 はこのN\*塩込層上に形成されるP ウェルを、7はこのPウェル3を図示されないP

· 2500

MOSやパイポーラトランジスタには分離するためのP型アイソ分離拡NMOSを構成示しており、このPウェル3にはNMOS層4。5間のNMOS層4。5間のドレイン、ソース拡散層4。5間の形式で、変更のドレイン、な数層4。5間のが一トを放っては、NMOSが一トをがそれで記されている。上記Pウェル3内の場面にはドリング8が形成されており、このボードリング8はグランド電位に接続され、Pウェル3の電位を固定するようになっている。

ここで、上記半導体装置においては、高部圧化を図るべく、高機度のN型ドレイン、ソース拡散 着4、5の内側には低温度のN型拡散着4。5

また、上紀半導体整電においては、W(ゲート 長さ)/L(ゲート幅)を大きくすべくゲート長 の長いゲートが用いられるが、高集積化を図るた めに、ドレイン、ソース拡散層 4 。 5 は交互に連 続して並んで形成されており、所謂サンドイッチ

これは、ゲート6点下に生じる電界集中が大きく、ゲート6オン時のドレイン、ソース拡散層4.5間の耐圧の低下を、上記低速度拡散層4s.5。では防ぎきれないからだと考えられる。

また、 基板 I と P ウェル 3 との間の N \* 埋込層 2 が、 ガードリング 8 からゲート 6 直下までの抵抗値を増大しており、寄生 N P N トランジスタを

模踏を採用している。

また、上記半導体装置においては、素子の無駄な面積をなくすと共にゲート長を稼ごうと、NMOSゲート6は曲がって配放されている(第6図においては図が煩雑になるのを避けるために直線として描かれている)。

なお、符号 D、S、G はドレイン電極、ソース 電極、ガードリング電優をそれぞれ示しており、 図が頂鏡になるのを避けるために、PMOS及び パイポーラトランジスタについては省略されている。

[指明が解決しようとする課題]

しかしながら、上記半導体装置においては以下 の問題点がある。

すなわち、上記牌成の高耐圧NMOSにおいて、W/Lを、例えばW/L=1600/5とした場合には、BVpsssin(ソース、ドレイン間のブレークダウン電圧)が約7Vしかなく、所望とされる8V電線のCCDドライバーには使用できないという問題点があった。

オンしやすくしているという要因もある。

本発明は係る問題点に鑑みなされたものであって、高耐圧化が図られ、BVossminの向上がなされる半導体装置を提供することを目的としている。

また、寄生NPNトランジスタの動作が抑止され、BV ossminの向上がなされる単導体装置を 振供することを目的としている。


また、高耐圧化が限られると共に寄生NPNトランジスタの動作が抑止され、BVosasinの向上がなされる事事体装置を提供することを目的としている。

[課題を解決するための手段]

本限において関示される発明のうち代表的なも のの概要を説明すれば、下記のとおりである。

すなわち、第1発明は、NMOS構造を含む半 専体装置において、NMOSのドレイン護度をソ ース設度より高くしたものである。

第2 発明は、CMOS構造を含む半導体装置に おいて、NMOSゲートをリニヤ状に形成すると



第3発明は、CMOS構造を含む半導体装置に おいて、NMOSを囲むPウェルとP型半導体基 板とを直接コンタクトさせたものである。

トを形成したものである。

第4発明は、上記第1~第3発明の少なくとも 2つ以上を確えるものである。

### [作用]

上記した第1発明の手段によれば、NMOSのドレイン護度をソース護度より高くするようにしたので、ゲート直下の電界集中が緩和されるという作用により、高野圧化を図り、BVpasminの向上をなすという上記目的が速成されることになる。

上記した第2発明の手段によれば、NMOSゲートをリニヤ状に形成すると共に、同一Pウェル上において関接するNMOSゲートとの間にPウェルの電位固定用のコンタクトを形成するようにしたので、リニヤ状のNMOSゲートに沿って形

成されるドレイン、ソース拡散層とPウェルコンタクトとの間の距離がそれぞれ均等に、しかも超くなるという作用により、寄生NPNトランジスタの動作を抑止し、BV pssainの向上をなすという上記目的が達成されることになる。

上記した第3発明の手段によれば、NMOSを囲むPウェルとP型半導体基板とを直接コンダクトさせるようにしたので、N°埋込層がなくなることによりPウェルの電位固定用のコンタクトからゲート直下までの抵抗値が低下するという作用により、寄生NPNトランジスタの動作を抑止し、BVossainの向上をなすという上記目的が遠成されることになる。

上記した第4発明の手段によれば、上記第1~ 第3発明の少なくとも2つ以上を増えるようにし たので、高耐圧化を図ると共に寄生NPNトラン ジスタの動作を抑止し、BVnsssinの向上をな すという上記目的が遠成されることになる。

#### [実施例]

以下、本発明の実施例を図面を参照しながら説

#### 明する.

この実施例の半導体装置はBI-CMOS構造の半導体装置を出力関略としたCCDドライバーであり、この実施例の半導体装置では、高間圧MOSと低間圧MOSとが備えられている。

この実施例の出力回路における高部圧NMOS 並びに同一チップ上に形成されるパイポーラトラ ンジスタを示したのが、第1回、第2回である。

第1図において、符号10はP型半導体基板を示しており、高耐圧NMOSが形成される部位のP型半導体基板I上にはPウェル 13が形成され、一方、それ以外のP型半導体基板 12上に成長されるM型エピタキシャル 第11が形成されて成長されるN型エピタキシャル 第11が形成されて高度のN型ドレイン、ソース拡散層 14,15が放射で形成されており、このうちN型ドレイン拡散層 14には高速度のN型拡散層 24が重ねて形成されている。このドレイン、ソース拡散層 14に15間のゲート絶線19上には、例えばポリシ

コンよりなるNMOSゲート16が配設されてお り、このNMOSゲート16は、第2回に示され るように会てリニヤ状に形成されている。ドレイ ン、ソース拡散着14。15には、第2因に示さ れるようにパターニングされた、例えばアルミニ ウムよりなる記録14b,15bに接続されるド レイン、ソース電径14a。15aがそれぞれコ ンタクトしており、上記NMOSゲート16及び ドレイン、ソース拡散層14,15からなるNM OSの全体並びに各々は、Pウェル13に重ねて 形成される高濃度のP壺アイ ソ分離拡散層 29に より他の素子(同一基板上に形成されるパイポー ラトランジスタや質に形成されるNMOS) に対 してそれぞれ分離された状態となっている。この P型アイソ分離拡散層29には、上記配線14b, I5bに接続されるPウェルI3の電位固定用電 無18がそれぞれコンタクトしており、これら配 練14b,15bは電景電圧に接続されている。 すなわち、上記各NMOSはPウェル13の重位 固定用電圧18をそれぞれ備えた状態となってい

**5**.

一方、上記N型エピタキシャル層 1 1 表面には高速度のN型エミッタ鉱散層 3 0 、高速度のP型 ベース拡散層 3 1 、高速度のN型コレクタ拡散層 3 2 がそれぞれ形成されており。これらによりパイポーラトランジスタが構成された状態となっている。この高速度のN型工ミッタ拡散層 3 0 と上 記NMOSの高速度のN型拡散層 2 4 とは同一マスクを用いて同時形成されるようになっている。

なお、符号21は素子分離を行なうためのLOCOS 組織膜を、Bはエミッタ電極を、Bはベース電極を、Cはコレクタ電極をそれぞれ示している。

また、図面上においては、図が原鍵になるのを避けるためにPMOSは描かれていないが、上記NMOSやバイポーラトランジスタと図じ基板 IO上にN\*埋込層 I2、N型エピタキシャル層 Iiを介して形成されている。

このように排成される牛導体装置によれば次の

6 直下までの抵抗値が低下するという作用により、 寄生NPNトランジスタの動作が抑止され、BV pssainの向上がなされるようになる。

さらにまた、上記の少なくとも2つ以上を備えるようにしている(本実施例においては全てを備えるようにしている)ので、高耐圧化が図られると共に寄生NPNトランジスタの動作が抑止され、BV pssainの向上がさらになされるようになる。

なお、本実施例によれば、NMOS全体を、両一番板上に形成されるパイポーラトランジスタのの他の回路素子に対して絶縁分離する高速度囲続するアイソ分離拡散層(Pウェル13全体を囲続するアイソ分離拡散層)29をPウェル13に散産をであれるPウェルコンタクト18からであれているのであれている。

因に、本発明者の実験によれば、W = 1 6 0 0 とした場合に、B V pssainが従来の 7 V から 1 ような効果を得ることができる。

すなわち、NMOSのドレイン譲度をソース浪度より高くするようにしたので、ゲート 1 6 直下の世界集中が疑和されるという作用により、高財圧化が図られ、BV pssainの向上がなされるようになる。

また、NMOSゲート16をリニヤ状に形成すると共に、同一Pウェル13上において隣接するNMOSゲート16との間にPウェル13の電位 (コンタクト) 18を形成するならにしたので、リニヤ状のNMOSゲート16に合って形成されるドレイン、ソース拡散層14。15とPウェルコンタクト18との間の距離がそれであるという作用により、ち生NPNトランジスタの動作が抑止され、BVosszinの向上がなされるようになる。

また、NMOSを囲むPウェル 13とP型半線体基板 10とを直接コンタクトさせるようにしたので、N\*埋込層がなくなることによりPウェル 13の電位器を用のコンタクト 18からゲート 1

2. Ⅴ以上に引き上げられることが確かめられた。

このように、本実施例の半導体装置においては、 BVossminを12V以上に引き上げることができるので、従来BVossminが7V程度しかなかったために2チップで構成しなければならなかったCCDドライバを1チップ化することができ、機器の小型化を図ることも可能になっている。

また、本実施例の出力回路においては、高駆動力とするために、W/L=1600/5、2600/5というNMOSが用いられているが、NMOSのWを1600とした場合には、PMOSのWは3200となり、レイアウト面積が大きくなってしまうので、本実施例においては高集積化を図るべく、第3図に示されるような出力回路を採用している。

この出力図路においては、占有面積の大きいPMOSをNPNトランジスタ50に微き換え、高速化が図られるようになっており、しかもNPNトランジスタ50とNMOS51の動作を反転させるためのインバ



ータ 5 2 を配置する構成としていることから、NPNトランジスタ 5 0 とNMOS 5 1 が同時にオンする時間がなくなっており、低ੱੱ 受電力化が図られるようになっている。

すなわち、上記出力回路においては、BV pss minの向上が図られる他にも、高速化、高駆動力 化、高集積化、低消費電力化が図られるようになっている。

因に、本発明者の実験によれば、10pFの食 荷を10MHzで駆動でき、しかも消費電力はパイポーラのみで出力回路を構成した場合の1/5~1/10の80mWឧ度となり、さらにレイアウト面積もCMOSのみで出力回路を構成した場合の1/3~1/4程度に収まることが確認された。

このように、本実施例の半導体装置においては、低消費電力化が可能になるので、ハンディタイプのCCDを使ったVTRカメラ等においては、撮影時間を長くすることができ、従って機器の高付加価値化を図ることも可能になっている。

また、この実施例の半等体装置が先の実施例の それと違う第2の点は、Pウェル13とP型半導 体基板10との間に高温度P型アイソ分離埋込層 25を挿入した点である(本実施例においてはN \*埋込層12も挿入されている)。

このように排成しても、ドレイン拡散層 1.4 からの番れ電流並びに抵抗を低減できることになるので、BV ossainの向上を図ることが可能になる

また、この実施例の半導体袋屋が先の実施例の それと違う第3の点は、Pウェル I 3の場部に重 ねて形成されるPウェル I 3の電位固定用のアイ ソ分離層 4 2 を、パイポーラトランジスタのペー ス拡散層 3 1 と同時形成した点である。

このように構成すれば、工程がさらに簡略化されることになる。

以上本発明者によってなされた発明を実施例に 基づき具体的に表明したが、本発明は上記実施例 に限定されるものではなく、その要音を逸脱しな い範囲で程々変更可能であることはいうまでもな 第4図には本発明に係る半導体装置の他の実施 例が示されている。

この実施例の半導体装置が先の実施例のそれと 違う第1の点は、Pウェル13と、このPウェル 13を同一基板上に形成されるパイポーラトラン ジスタ等の他の回路素子に対して分離する高濃度 のP型アイソ分離拡散層(Pウェル13全体を囲 続する位置に形成される高濃度P型アイソ分離拡 散層)17とを離倒した点である。

ここで、先の実施例のように、高島酸化を図る
べく、Pウェル13と上記Pウェル13全体を図過
続する位置のアイソ分離拡散層29を重ねて形成
すると、Bi-CMOS回路において、デジタル図路が選在するために、デジタル図路が選在するために、デジタルの路のがあために、デジタルの路のがあるために、アウェルルの路にあるが、この実施例のように、Pウェル13とPウェル13全体を閉绕する位置のアイソクロストウを抑止することが可能になる。

Ļ١,

なお、本発明は、BV passinを12V以上にし得ることから、CCDドライバーを構成するB1-CMOSに対して適用するのが特に有効であるが、CCDドライバー以外のものを構成するB1-CMOSに対しても勿論適用可能であり、要はNMOSを備える半率体装置全てに対して適用可能である。

# [異明の効果]

本願において関示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、第1発明によれば、NMOS標準を含む半導体装置において、NMOSのドレイン機 戻をソース機度より高くするようにしたので、ゲート高下の電界集中が緩和されるようになる。その結果、高耐圧化が関られ、BVpsss(nの向上を図ることが可能になる。

第2元明によれば、CMOS構造を含む半導体 装置において、NMOSゲートをリニヤ状に形成 すると共に、同一Pウェル上において調接するNMOSゲートとの間にPウェルの電位固定用のコンタクトを形成するようにしたので、リニヤ状のNMOSゲートに沿って形成されるドレイン、ソース拡散層とPウェルコンタクトとの間の距離がそれぞれ均等に、しかも短くなる。その結果、寄生NPNトランジスタの動作が抑止され、BV ssminの向上を図ることが可能になる。

第3発明によれば、CMOS標金を含む半導体装置において、NMOSを囲むPウェルとP型半導体基板とを直接コンタクトさせるようにしたので、N\*埋込層がなくなることによりPウェルの電位国定用のコンタクトからゲート直下までの抵抗値が低下するようになる。その結果、寄生NPNトランジスタの動作が抑止され、BVゥsssinの向上を図ることが可能になる。

第4発明によれば、上記第1~第3発明の少なくとも2つ以上を備えるようにしたので、高耐圧化が図られると共に寄生NPNトランジスタの動作が抑止され、BVossainの向上をさらに図る

24・・・NMOSのドレイン拡散層に重ねて形成される拡散層。

代理人 弁理士 大日方書籍

ことが可能になる。

### 4. 図面の簡単な説明

第1回は本発明に係る半導体装置の実施例の要 部の縦断両図、

第2回は第1回中のNMOSの上面回、

第3回は本発明に係る半導体装置の実施例の等価値路図


第4回は本規明に係る半導体装置の他の実施例の更部の凝断面図、


第5回は従来技術に係る半導体装置の要部の縦断形開


第6関は第5関の上面図、


第7回は寄生NPNトランジスタの等価回路図 である。

1 0 · · · P型半導体基板、13 · · · Pウェル、
1 4 · · · · N M O S のドレイン拡散層、15 · · · ·
N M O S のソース拡散層、16 · · · · リニヤ状の
N M O S ゲート、17 · · · · Pウェルを他の国路
素子に対して分離するアイソ分離拡散層、18 · · · · Pウェルの電位固定用のコンタクト(電値)、









19 (2) 19 (2)

